Не так давно в разных компьютерных таблицах появились загадочные слова SDRAM и BEDO RAM. Легко догадаться, что относятся они к оперативной памяти (RAM). Появление чего-то нового в этой области интересно уже само по себе, но глядя на приведенную рядом величину времени доступа (10ns вместо 50 - 70 ns для EDO), задаешься вопросом: что же за монстр выполз из подземных лабораторий разработчиков микросхем. Еще больший разброд и шатание в ряды пользователей вносят длинные 168-pin"овые разъемы под память на новых системных платах. Попробую внести некоторую ясность в этот вопрос.
Итак, за аббревиатурой SDRAM скрывается синхронная динамическая оперативная память (synchronous dynamic RAM). Из названия уже можно сделать кое-какие выводы о принципе ее работы. Во-первых, это память динамическая, то есть требует периодического обновления данных и вообще основана на той же технологии, что и современная EDO- и FPM-память (см. "КВ" №38). Во-вторых, это память синхронная, значит, синхронизируется каким-то сигналом. Самый логичный кандидат на эту роль - тактовая частота шины, именно по ней и происходит синхронизация. Возникает законный вопрос: зачем это нужно?
Дело в том, что при частоте шины 66 МГц доступ к той же EDO памяти происходит следующим образом: первый байт считывается за 5 тактов (минимум), последующие байты в той же строке считываются за 2 такта (тоже минимум). Таким образом время на считывание четырех байтов можно представить так: 5-2-2-2 (чтобы заполнить строку кэша, необходимо считать все четыре байта). Очевидно, что процессору приходится некоторое время простаивать. Если же синхронизировать процесс считывания с частотой шины, то получится 5-1-1-1, значит, время простоя будет меньше. В этом и заключается основная идея работы синхронной памяти. Рассмотрим этот процесс подробнее.
Вначале, как всегда, процессор выставляет на шину адреса нужное значение адреса. Дальше оно раскладывается на адрес строки и адрес столбца, которые поочередно подаются на матрицу запоминающих элементов. Адреса строки и столбца подаются на одни и те же контакты микросхемы, поэтому их нельзя передавать одновременно (по той же причине доступ к первому байту занимает больше времени). Дальше начинаются различия: в обычной памяти считывание адресов и управляющих сигналов осуществлялось асинхронно, соответственно, для надежного считывания сигнал должен был иметь определенную длительность. В SDRAM считывание всех сигналов производится по положительному фронту тактового импульса, следовательно проблема их временного согласования решается намного проще.
Далее, на обычную память необходимо было подавать внешний сигнал при считывании каждого байта (значит, операция считывания может занимать несколько тактов). Микросхема SDRAM имеет специальный регистр (Mode Register), с помощью которого задается режим чтения (или записи). После обращения к первому байту сигналы для считывания последующих значений генерируются самой микросхемой каждый такт. Таким образом можно запрограммировать считывание одного, двух, четырех, восьми байт или считывание всей строки матрицы. При таком пакетном режиме (burst mode) работы задержка в несколько тактов будет только между обращением к памяти и первым байтом данных, последующие же байты будут поступать на шину данных каждый такт (см. рис. 1).
| Рис.1 |
Еще одна особенность SDRAM заключается в том, что на одном модуле (DIMM) может находиться несколько (два или четыре) банков памяти. Это позволяет одновременно держать несколько активных строк и осуществлять к ним поочередный доступ. В результате можно получить непрерывный поток данных, поскольку во время подготовки к работе одного банка можно считывать данные из другого (этот метод называется interleaving).
Если пересказать все это простыми словами, то получится, что данная память работает синхронно с шиной, причем, частота шины не обязательно должна быть равна 66 МГц. На самом деле время доступа 10ns, приводимое в качестве параметра SDRAM, представляет собой минимальное время между циклами чтения последовательных байтов (то есть характеризует максимальную частоту шины, с которой может синхронизироваться такая память). 10 наносекунд соответствуют частоте шины 100 МГц. Учитывая стремительный рост скоростей процессоров, такой частоты остается ждать не так уж долго (некоторые материнские платы уже сейчас поддерживают тактовые частоты 75 и 83 МГц).
Память SDRAM целесообразно использовать в многозадачных, многопользовательских системах, поскольку ее быстродействие сравнимо с кэшем второго уровня (соответственно 5-1-1-1 и 2-1-1-1 тактов для шины 66 МГц).
SDRAM выпускается в виде 168 pin"овых модулей DIMM (dual in line memory module). Учтите, что если на системной плате есть такой разъем под память, это еще не значит, что плата поддерживает SDRAM - EDO тоже выпускается в виде 168 контактных DIMM"ов. SDRAM точно поддерживают Intel"овские чипсеты VX и TX, насчет остальных не знаю.
Однако SDRAM не сразу стала стандартом. Первоначально разработки в области синхронной динамической памяти производились многими фирмами, но поскольку Intel упорно поддерживал шинные частоты не выше 66 МГц (83 МГц и сейчас обычно не документируется на системных платах, а 75 МГц официально используется только процессором Cyrix 200+), то работа над памятью, предназначенной для частот до 100 МГц показалась им нерентабельной. Поэтому идеи, заложенные в SDRAM (внутренняя генерация адреса и пакетный режим работы), были использованы в обычной EDO-памяти.
В результате получилась BEDO DRAM (Burst EDO DRAM). В ней применяется внутренний счетчик, позволяющий автоматически генерировать адреса для чтения последующих байтов. Чтение осуществляется пакетами фиксированного размера (4 байта). BEDO DRAM оптимизирована для работы при частоте шины 66 МГц и позволяет добиться времени считывания 5-1-1-1. Соответствующая временная диаграмма приведена на рисунке 2.
Double Data Rate Synchronous Dynamic Random Access Memory - синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных) - тип компьютерной памяти , используемой в вычислительной технике в качестве оперативной и видеопамяти. Пришла на смену памяти типа SDRAM .При использовании DDR SDRAM достигается удвоенная скорость работы, нежели в SDRAM, за счёт считывания команд и данных не только по фронту , как в SDRAM, но и по спаду тактового сигнала. За счёт этого удваивается скорость передачи данных без увеличения частоты тактового сигнала шины памяти. Таким образом, при работе DDR на частоте 100 МГц мы получим эффективную частоту 200 МГц (при сравнении с аналогом SDR SDRAM). В спецификации JEDEC есть замечание, что использовать термин «МГц» в DDR некорректно, правильно указывать скорость «миллионов передач в секунду через один вывод данных».
Специфическим режимом работы модулей памяти является двухканальный режим.
Описание
Микросхемы памяти DDR SDRAM выпускаются в корпусах TSOP и (освоено позднее) корпусах типа BGA (FBGA), производятся по нормам 0,13 и 0,09-микронного техпроцесса:
- Напряжение питания микросхем: 2,6 В +/- 0,1 В
- Потребляемая мощность: 527 мВт
- Интерфейс ввода-вывода: SSTL_2
Ширина шины памяти составляет 64 бита, то есть по шине за один такт одновременно передаётся 8 байт. В результате получаем следующую формулу для расчёта максимальной скорости передачи для заданного типа памяти: (тактовая частота шины памяти ) x 2 (передача данных дважды за такт) x 8 (число байтов передающихся за один такт). Например, чтобы обеспечить передачу данных дважды за такт, используется специальная архитектура «2n Prefetch». Внутренняя шина данных имеет ширину в два раза больше внешней. При передаче данных сначала передаётся первая половина шины данных по фронту тактового сигнала, а затем вторая половина шины данных по спаду.
Помимо удвоенной передачи данных, DDR SDRAM имеет несколько других принципиальных отличий от простой памяти SDRAM. В основном, они являются технологическими. Например, был добавлен сигнал QDS, который располагается на печатной плате вместе с линиями данных. По нему происходит синхронизация при передаче данных. Если используется два модуля памяти, то данные от них приходят к контроллеру памяти с небольшой разницей из-за разного расстояния. Возникает проблема в выборе синхросигнала для их считывания, и использование QDS успешно это решает.
JEDEC устанавливает стандарты для скоростей DDR SDRAM, разделённых на две части: первая для чипов памяти, а вторая для модулей памяти, на которых, собственно, и размещаются чипы памяти.
Чипы памяти
В состав каждого модуля DDR SDRAM входит несколько идентичных чипов DDR SDRAM. Для модулей без коррекции ошибок (ECC) их количество кратно 4, для модулей с ECC - формула 4+1.
Спецификация чипов памяти
- DDR200: память типа DDR SDRAM , работающая на частоте 100 МГц
- DDR266: память типа DDR SDRAM , работающая на частоте 133 МГц
- DDR333: память типа DDR SDRAM , работающая на частоте 166 МГц
- DDR400: память типа DDR SDRAM , работающая на частоте 200 МГц
Характеристики чипов
- Ёмкость чипа (DRAM density ). Записывается в мегабитах, например, 256 Мбит - чип ёмкостью 32 мегабайта.
- Организация (DRAM organization ). Записывается в виде 64M x 4, где 64M - это количество элементарных ячеек хранения (64 миллиона), а x4 (произносится «by four») - разрядность чипа, то есть разрядность каждой ячейки. Чипы DDR бывают x4 и x8, последние стоят дешевле в пересчёте на мегабайт ёмкости, но не позволяют использовать функции Chipkill, memory scrubbing и Intel SDDC.
Модули памяти
Модули DDR SDRAM выполнены в форм-факторе DIMM . На каждом модуле расположено несколько одинаковых чипов памяти и конфигурационный чип SPD. На модулях регистровой (registered) памяти также располагаются регистровые чипы, буферизующие и усиливающие сигнал на шине, на модулях нерегистровой (небуферизованной, unbuffered) памяти их нет.
Характеристики модулей
- Объём. Указывается в мегабайтах или гигабайтах.
- Количество чипов (# of DRAM Devices ). Кратно 8 для модулей без ECC , для модулей с ECC - кратно 9. Чипы могут располагаться на одной или обеих сторонах модуля. Максимальное умещающееся на DIMM количество - 36 (9x4).
- Количество строк (рангов) (# of DRAM rows (ranks) ).
Чипы, как видно из их характеристики, имеют 4- или 8-ми битную шину данных. Чтобы обеспечить более широкую полосу (например, DIMM требует 64 бита и 72 бита для памяти с ECC), чипы связываются в ранги. Ранг памяти имеет общую шину адреса и дополняющие друг друга линии данных. На одном модуле может размещаться несколько рангов. Но если нужно больше памяти, то добавлять ранги можно и дальше, установкой нескольких модулей на одной плате и используя тот же принцип: все ранги сидят на одной шине, только чип селекты разные - у каждого свой. Большое количество рангов электически нагружает шину, точнее контроллер и чипы памяти, и замедляет их работу. Отсюда начали применять многоканальную архитектуру , которая позволяет также независимо обращаться к нескольким модулям.
- Задержки (тайминги): CAS Latency (CL), Clock Cycle Time (tCK), Row Cycle Time (tRC), Refresh Row Cycle Time (tRFC), Row Active Time (tRAS).
Характеристики модулей и чипов, из которых они состоят, связаны.
Объём модуля равен произведению объёма одного чипа на число чипов. При использовании ECC это число дополнительно умножается на коэффициент 9/8, так как на каждый байт приходится один бит избыточности для контроля ошибок. Таким образом, один и тот же объём модуля памяти можно набрать большим числом (36) маленьких чипов или малым числом (9) чипов большего объёма.
Общая разрядность модуля равна произведению разрядности одного чипа на число чипов и равна произведению числа рангов на 64 (72) бита. Таким образом, увеличение числа чипов или использование чипов x8 вместо x4 ведёт к увеличению числа рангов модуля.
В данном примере сравниваются возможные компоновки модуля серверной памяти объёмом 1 Гб. Из представленных вариантов следует предпочесть первый или третий, так как они используют чипы x4, поддерживающие продвинутые методы исправления ошибок и защиты от сбоев. При необходимости использовать одноранговую память остаётся доступен только третий вариант, однако в зависимости от текущей стоимости чипов объёмом 256 Мбит и 512 Мбит он может оказаться дороже первого.
Спецификация модулей памяти
| Спецификация | Тактовая частота шины памяти | Максимальная теоретическая пропускная способность памяти | |
|---|---|---|---|
| в одноканальном режиме | в двухканальном режиме | ||
| PC1600* (DDR200) |
100 МГц | 1600 Мбайт/сек | 3200 Мбайт/сек |
| PC2100* (DDR266) |
133 МГц | 2133 Мбайт/сек | 4267 Мбайт/сек |
| PC2400 (DDR300) |
150 МГц | 2400 Мбайт/сек | 4800 Мбайт/сек |
| PC2700* (DDR333) |
166 МГц | 2667 Мбайт/сек | 5333 Мбайт/сек |
| PC3200* (DDR400) |
200 МГц | 3200 Мбайт/сек | 6400 Мбайт/сек |
| PC3500 (DDR433) |
217 МГц | 3467 Мбайт/сек | 6933 Мбайт/сек |
| PC3700 (DDR466) |
233 МГц | 3733 Мбайт/сек | 7467 Мбайт/сек |
| PC4000 (DDR500) |
250 МГц | 4000 Мбайт/сек | 8000 Мбайт/сек |
| PC4200 (DDR533) |
267 МГц | 4267 Мбайт/сек | 8533 Мбайт/сек |
Примечание 1: стандарты, помеченные символом «*», официально сертифицированы JEDEC. Остальные типы памяти не сертифицированы JEDEC, хотя их и выпускали многие производители памяти, а большинство выпускавшихся в последнее время материнских плат поддерживали данные типы памяти.
Примечание 2: выпускались модули памяти, работающие и на более высоких частотах (до 350 МГц, DDR700), но эти модули не пользовались большим спросом и выпускались в малом объёме, кроме того, они имели высокую цену.
Размеры модулей также стандартизированы JEDEC.
Надо заметить, что нет никакой разницы в архитектуре DDR SDRAM с различными частотами, например, между PC1600 (работает на частоте 100МГц) и PC2100 (работает на частоте 133МГц). Просто стандарт говорит о том, на какой гарантированной частоте работает данный модуль.
Модули памяти DDR SDRAM можно отличить от обычной SDRAM по числу выводов (184 вывода у модулей DDR против 168 выводов у модулей с обычной SDRAM) и по ключу (вырезы в области контактных площадок) - у SDRAM два, у DDR - один. Согласно JEDEC, модули DDR400 работают при напряжении питания 2,6 В, а все более медленные - при напряжении 2,5 В. Некоторые скоростные модули для достижения высоких частот работают при больших напряжениях, до 2,9 В.
Большинство последних чипсетов с поддержкой DDR позволяли использовать модули DDR SDRAM в двухканальном , а некоторые чипсеты и в четырёхканальном режиме. Данный метод позволяет увеличить в 2 или 4 раза соответственно теоретическую пропускную способность шины памяти. Для работы памяти в двухканальном режиме требуется 2 (или 4) модуля памяти, рекомендуется использовать модули, работающие на одной частоте и имеющие одинаковый объём и тайминги (ещё лучше использовать абсолютно одинаковые модули).
Сейчас модули DDR практически вытеснены модулями типов DDR2 и DDR3 , которые в результате некоторых изменений в архитектуре позволяют получить бо́льшую пропускную способность подсистемы памяти. Ранее главным конкурентом DDR SDRAM являлась память типа RDRAM (Rambus), однако ввиду наличия некоторых недостатков со временем была практически вытеснена с рынка.
Примечания
Литература
В. Соломенчук, П. Соломенчук Железо ПК. - 2008. - ISBN 978-5-94157-711-8
Гук М. Ю. Аппаратные средства IBM PC. Энциклопедия. - Питер, 2006. - 1072 с.
Копейкин М. В., Спиридонов В. В., Шумова Е. О. Организация ЭВМ и систем. (Память ЭВМ): Учебн. Пособие. - СПб, 20064. - 153 с.
Ссылки
- Описание и иллюстрация почти всех параметров памяти DDR (рус.)
- Intel® Server Board SE7501CW2 Memory List Test Report Summary (PDF, 246,834 bytes) (англ.) - небольшой список возможных конфигураций модуля памяти.
- Kingston’s Literature Page (англ.) - несколько справочных документов, описывающих организацию модулей памяти.
| Типы динамической памяти с произвольным доступом (DRAM) | |
|---|---|
| Асинхронная | FPM RAM · EDO RAM |
| Синхронная | SDRAM · DDR SDRAM · Mobile DDR (LPDDR) · DDR2 SDRAM · DDR3 SDRAM · DDR4 SDRAM |
| Графическая | |
Модуль памяти DDR со 184 контактами
DDR SDRAM (от англ. Double Data Rate Synchronous Dynamic Random Access Memory - синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных) - тип оперативной памяти , используемой в компьютерах . При использовании DDR SDRAM достигается удвоенная скорость работы, нежели в обыкновенной SDRAM , за счёт считывания команд и данных не только по фронту, как в SDRAM , но и по срезу тактового сигнала. За счёт этого удваивается скорость передачи данных, без увеличения частоты тактового сигнала шины памяти. Таким образом, при работе DDR на частоте 100 МГц мы получим эффективную частоту 200МГц (при сравнении с аналогом SDR SDRAM). В спецификации JEDEC есть замечание, что использовать термин «МГц» в DDR некорректно, правильно указывать скорость «миллионов передач в секунду через один вывод данных».
Ширина шины памяти составляет 64 бита, то есть по шине за один такт одновременно передаётся 8 байт. В результате получаем следующую формулу для расчёта максимальной скорости передачи для заданного типа памяти: тактовая частота шины памяти x 2 (передача данных дважды за такт) x 8 (число байтов передающихся за один такт). Например, чтобы обеспечить передачу данных дважды за такт, используется специальная архитектура «2n Prefetch». Внутренняя шина данных имеет ширину в два раза больше внешней. При передаче данных сначала передаётся первая половина шины данных по переднему фронту тактового сигнала, а затем вторая половина шины данных по срезу.
Помимо удвоенной передачи данных, DDR SDRAM имеет несколько других принципиальных отличий от простой памяти SDRAM. В основном они являются технологическими. Например, был добавлен сигнал QDS, который располагается на печатной плате вместе с линиями данных. По нему происходит синхронизация при передаче данных. Если используется два модуля памяти, то данные от них приходят к контроллеру памяти с небольшой разницей из-за разного расстояния. Возникает проблема в выборе синхросигнала для их считывания. Использование QDS успешно это решает.
JEDEC устанавливает стандарты для скоростей DDR SDRAM, разделённых на две части: первая для чипов памяти, а вторая для модулей памяти, на которых, собственно, и размещаются чипы памяти.
Чипы памяти
В состав каждого модуля DDR SDRAM входит несколько идентичных чипов DDR SDRAM. Для модулей без коррекции ошибок (ECC ) их количество кратно 8, для модулей с ECC - кратно 9.
Спецификация чипов памяти
DDR200: память типа DDR SDRAM, работающая на частоте 100 МГц
DDR266: память типа DDR SDRAM, работающая на частоте 133 МГц
DDR333: память типа DDR SDRAM, работающая на частоте 166 МГц
DDR400: память типа DDR SDRAM, работающая на частоте 200 МГц
DDR533: память типа DDR SDRAM, работающая на частоте 266 МГц
DDR666: память типа DDR SDRAM, работающая на частоте 333 МГц
DDR800: память типа DDR SDRAM, работающая на частоте 400 МГц
Использующегося в компьютере и других цифровых устройствах в качестве ОЗУ .
В отличие от других типов DRAM, использовавших асинхронный обмен данными, ответ на поступивший в устройство управляющий сигнал возвращается не сразу, а лишь при получении следующего тактового сигнала . Тактовые сигналы позволяют организовать работу SDRAM в виде конечного автомата , исполняющего входящие команды. При этом входящие команды могут поступать в виде непрерывного потока, не дожидаясь, пока будет завершено выполнение предыдущих инструкций (конвейерная обработка): сразу после команды записи может поступить следующая команда, не ожидая, когда данные окажутся записаны. Поступление команды чтения приведёт к тому, что на выходе данные появятся спустя некоторое количество тактов - это время называется задержкой и является одной из важных характеристик данного типа устройств.
Циклы обновления выполняются сразу для целой строки, в отличие от предыдущих типов DRAM , обновлявших данные по внутреннему счётчику, используя способ обновления по команде CAS перед RAS.
История использования
Массовый выпуск SDRAM начался в 1993 году. Первоначально этот тип памяти предлагался в качестве альтернативы для дорогой видеопамяти (VRAM), однако вскоре SDRAM завоевал популярность и стал применяться в качестве ОЗУ, постепенно вытесняя другие типы динамической памяти. Последовавшие затем технологии DDR позволили сделать SDRAM ещё эффективнее. За разработкой DDR SDRAM последовали стандарты DDR2 SDRAM , DDR3 SDRAM и DDR4 SDRAM .
SDR SDRAM
Первый стандарт SDRAM с появлением последующих стандартов стал именоваться SDR (Single Data Rate - в отличие от Double Data Rate). За один такт принималась одна управляющая команда и передавалось одно слово данных. Типичными тактовыми частотами были 66, 100 и 133 МГц. Микросхемы SDRAM выпускались с шинами данных различной ширины (обычно 4, 8 или 16 бит), но как правило, эти микросхемы входили в состав 168-контактного модуля DIMM , который позволял прочитать или записать 64 бита (в варианте без контроля чётности) или 72 бита (с контролем чётности) за один такт.
Использование шины данных в SDRAM оказалось осложнено задержкой в 2 или 3 такта между подачей сигнала чтения и появлением данных на шине данных, тогда как во время записи никакой задержки быть не должно. Потребовалась разработка достаточно сложного контроллера, который не позволял бы использовать шину данных для записи и для чтения в один и тот же момент времени.
Управляющие сигналы
Команды, управляющие модулем памяти SDR SDRAM, подаются на контакты модуля по 7 сигнальным линиям. По одной из них подается тактовый сигнал, передние (нарастающие) фронты которого задают моменты времени, в которые считываются команды управления с остальных 6 командных линий. Имена (в скобках - расшифровки имен) шести командных линий и описания команд приведены ниже:
- CKE (clock enable) - при низком уровне сигнала блокируется подача тактового сигнала на микросхему. Команды не обрабатываются, состояние других командных линий игнорируется.
- /CS (chip select) - при высоком уровне сигнала все прочие управляющие линии, кроме CKE, игнорируются. Действует как команда NOP (нет оператора).
- DQM (data mask) - высокий уровень на этой линии запрещает чтение/запись данных. При одновременно поданной команде записи данные не записываются в DRAM. Присутствие этого сигнала в двух тактах, предшествующих циклу чтения, приводит к тому, что данные не считываются из памяти.
- /RAS (row address strobe) - несмотря на название, это не строб, а всего лишь один командный бит. Вместе с /CAS и /WE кодирует одну из 8 команд.
- /CAS (column address strobe) - несмотря на название, это не строб, а всего лишь один командный бит. Вместе с /RAS и /WE кодирует одну из 8 команд.
- /WE (write enable) - Вместе с /RAS и /CAS кодирует одну из 8 команд.
Устройства SDRAM внутренне разделены на 2 или 4 независимых банка памяти. Входы адреса первого и второго банка памяти (BA0 и BA1) определяют, какому банку предназначена текущая команда.
Принимаются следующие команды:
| /CS | /RAS | /CAS | /WE | BAn | A10 | An | Команда |
|---|---|---|---|---|---|---|---|
| В | x | x | x | x | x | x | задержка команды (нет операции) |
| Н | В | В | В | x | x | x | нет операции |
| Н | В | В | Н | x | x | x | остановить текущую операцию пакетного чтения или записи. |
| Н | В | Н | В | № банка | Н | № столбца | считать пакет данных из активного в данный момент ряда. |
| Н | В | Н | В | № банка | В | № столбца | |
| Н | В | Н | Н | № банка | Н | № столбца | записать пакет данных в активный в данный момент ряд. |
| Н | В | Н | Н | № банка | В | № столбца | как и предыдущая команда, а по завершении команды регенерировать и закрыть этот ряд. |
| Н | Н | В | В | № банка | № ряда | открыть ряд для операций записи и чтения. | |
| Н | Н | В | Н | № банка | Н | x | деактивировать текущий ряд выбранного банка. |
| Н | Н | В | Н | x | В | x | деактивировать текущий ряд всех банков. |
| Н | Н | Н | В | x | x | x | регенерировать по одному ряду каждого из банков, используя внутренний счётчик. Все банки должны быть деактивированы. |
| Н | Н | Н | Н | 0 0 | РЕЖИМ | с линий A0-A9 загрузить в микросхему параметры конфигурирования. Наиболее важные - CAS latency (2 или 3 такта) и длина пакета (1, 2, 4 или 8 тактов) | |
В отличие от других типов DRAM, использовавших асинхронный обмен данными, ответ на поступивший в устройство управляющий сигнал возвращается не сразу, а лишь при получении следующего тактового сигнала . Тактовые сигналы позволяют организовать работу SDRAM в виде конечного автомата , исполняющего входящие команды. При этом входящие команды могут поступать в виде непрерывного потока, не дожидаясь, пока будет завершено выполнение предыдущих инструкций (конвейерная обработка): сразу после команды записи может поступить следующая команда, не ожидая, когда данные окажутся записаны. Поступление команды чтения приведёт к тому, что на выходе данные появятся спустя некоторое количество тактов - это время называется задержкой (англ. SDRAM latency ) и является одной из важных характеристик данного типа устройств.
Циклы обновления выполняются сразу для целой строки, в отличие от предыдущих типов DRAM , обновлявших данные по внутреннему счётчику, используя способ обновления по команде CAS перед RAS.
История использования
Массовый выпуск SDRAM начался в 1993 году. Первоначально этот тип памяти предлагался в качестве альтернативы для дорогой видеопамяти (VRAM), однако вскоре SDRAM завоевал популярность и стал применяться в качестве ОЗУ, постепенно вытесняя другие типы динамической памяти. Последовавшие затем технологии DDR позволили сделать SDRAM ещё эффективнее. За разработкой DDR SDRAM , последовал стандарт DDR2 SDRAM , а затем и DDR3 SDRAM .
SDR SDRAM
Первый стандарт SDRAM с появлением последующих стандартов стал именоваться SDR (Single Data Rate - в отличие от Double Data Rate). За один такт принималась одна управляющая команда и передавалось одно слово данных. Типичными тактовыми частотами были 66, 100 и 133 МГц. Микросхемы SDRAM выпускались с шинами данных различной ширины (обычно 4, 8 или 16 бит), но как правило, эти микросхемы входили в состав 168-пинного модуля DIMM , который позволял прочитать или записать 64 бита (в варианте без контроля чётности) или 72 бита (с контролем чётности) за один такт.
Использование шины данных в SDRAM оказалось осложнено задержкой в 2 или 3 такта между подачей сигнала чтения и появлением данных на шине данных, тогда как во время записи никакой задержки быть не должно. Потребовалась разработка достаточно сложного контроллера, который не позволял бы использовать шину данных для записи и для чтения в один и тот же момент времени.
Управляющие сигналы
Команды, управляющие модулем памяти SDR SDRAM, подаются на контакты модуля по 7 сигнальным линиям. По одной из них подается тактовый сигнал, передние (нарастающие) фронты которого задают моменты времени, в которые считываются команды управления с остальных 6 командных линий. Имена (в скобках - расшифровки имен) шести командных линий и описания команд приведены ниже:
- CKE (clock enable) - при низком уровне сигнала блокируется подача тактового сигнала на микросхему. Команды не обрабатываются, состояние других командных линий игнорируется.
- /CS (chip select) - при высоком уровне сигнала все прочие управляющие линии, кроме CKE, игнорируются. Действует как команда NOP (нет оператора).
- DQM (data mask) - высокий уровень на этой линии запрещает чтение/запись данных. При одновременно поданной команде записи данные не записываются в DRAM. Присутствие этого сигнала в двух тактах, предшествующих циклу чтения приводит к тому, что данные не считываются из памяти.
- /RAS (row address strobe) - несмотря на название, это не строб, а всего лишь один командный бит. Вместе с /CAS и /WE кодирует одну из 8 команд.
- /CAS (column address strobe) - несмотря на название, это не строб, а всего лишь один командный бит. Вместе с /RAS и /WE кодирует одну из 8 команд.
- /WE (write enable) - Вместе с /RAS и /CAS кодирует одну из 8 команд.
Устройства SDRAM внутренне разделены на 2 или 4 независимых банка памяти. Входы адреса первого и второго банка памяти (BA0 и BA1) определяют, какому банку предназначена текущая команда.
Принимаются следующие команды:
| /CS | /RAS | /CAS | /WE | BAn | A10 | An | Команда |
|---|---|---|---|---|---|---|---|
| В | x | x | x | x | x | x | задержка команды (нет операции) |
| Н | В | В | В | x | x | x | нет операции |
| Н | В | В | Н | x | x | x | остановить текущую операцию пакетного чтения или записи. |
| Н | В | Н | В | № банка | Н | № столбца | считать пакет данных из активного в данный момент ряда. |
| Н | В | Н | В | № банка | В | № столбца | |
| Н | В | Н | Н | № банка | Н | № столбца | записать пакет данных в активный в данный момент ряд. |
| Н | В | Н | Н | № банка | В | № столбца | как и предыдущая команда, а по завершении команды регенерировать и закрыть этот ряд. |
| Н | Н | В | В | № банка | № ряда | открыть ряд для операций записи и чтения. | |
| Н | Н | В | Н | № банка | Н | x | деактивировать текущий ряд выбранного банка. |
| Н | Н | В | Н | x | В | x | деактивировать текущий ряд всех банков. |
| Н | Н | Н | В | x | x | x | регенерировать по одному ряду каждого из банков, используя внутренний счётчик. Все банки должны быть деактивированы. |
| Н | Н | Н | Н | 0 0 | РЕЖИМ | с линий A0-A9 загрузить в микросхему параметры конфигурирования. Наиболее важные - CAS latency (2 или 3 такта) и длина пакета (1, 2, 4 или 8 тактов) |
|
Примеры
Ссылки
| Типы динамической памяти с произвольным доступом (DRAM) | |
|---|---|
| Асинхронная | FPM RAM · EDO RAM |
| Синхронная | SDRAM · DDR SDRAM · Mobile DDR (LPDDR) · DDR2 SDRAM · DDR3 SDRAM · DDR4 SDRAM |
| Графическая | VRAM · WRAM · MDRAM · SGRAM · GDDR · GDDR2 · GDDR3 · GDDR4 · GDDR5 |
| Rambus | RDRAM · XDR DRAM · XDR2 DRAM |
Wikimedia Foundation . 2010 .
- Ванна (значения)
- Дискография ВИА «Песняры»
Смотреть что такое "SDRAM" в других словарях:
SDRAM - Saltar a navegación, búsqueda Memoria SDRAM. Synchronous dynamic random access memory (SDRAM) es la dynamic random access memory (DRAM) que tiene una interfaz sincrónico. Tradicionalmente, la memoria dinámica de acceso aleatorio (DRAM) tiene una… … Wikipedia Español
SDRAM - refers to synchronous dynamic random access memory, a term that is used to describe dynamic random access memory that has a synchronous interface. Traditionally, dynamic random access memory (DRAM) has an asynchronous interface which means that… … Wikipedia
SDRAM - Modul SDRAM Speichermodule auf einer Hauptplatine SDRAM ist die Abkürzung für „Synchronous Dynamic Random Access Memory“, eine Art des … Deutsch Wikipedia
SDRAM - , neuere, besonders schnell arbeitende Variante von DRAM Speicher Chips (DRAM) mit Zugriffzeiten von 7 12 ns. SDRAM Chips werden… … Universal-Lexikon
SDRAM - (Synchronous Dynamic Random Access Memory) Random Access Memory that can be adjusted and synchronized with the speed of the computer clock … English contemporary dictionary
SDRAM - Sigles d’une seule lettre Sigles de deux lettres Sigles de trois lettres Sigles de quatre lettres > Sigles de cinq lettres Sigles de six lettres Sigles de sept… … Wikipédia en Français